Politechnika Śląska, Katedra Elektroniki, Elektrotechniki i Mikroelektroniki (1,2) ORCID: 1. 0000-0001-9685-1907; 2. 0000-0001-8337-0290

Prosta, cyfrowa metoda estymacji niedopasowania czasu próbkowania w przetwornikach AC pracujących z przeplotem

Streszczenie. W artykule przedstawiono modyfikację znanej z literatury dwustopniowej metody estymacji czasu niedopasowania próbkowania w przetwornikach analogowo-cyfrowych pracujących z przeplotem. Zaprezentowane rozwiązanie eliminuje ograniczenia oryginalnej metody i wymaga mniejszej liczby operacji arytmetycznych. Poprawność działania estymatora zweryfikowano symulacyjnie przez wykonanie licznych badań.

Abstract. The article presents a modification of two-stage difference-based estimation method of timing mismatches in time-interleaved ADCs. The presented solution eliminates the limitations of the original method and requires a smaller number of arithmetic operations. The proposed approach was verified with simulations by carrying out various tests. (A simple, digital method for background estimation of timing mismatches in time-interleaved ADCs).

Słowa kluczowe: przetworniki AC z przeplotem czasowym, niedopasowanie czasu próbkowania, kalibracja cyfrowa, estymacja w tle. **Keywords**: time interleaved ADC, timing mismatch, digital calibration, background estimation.

Wstęp

Współczesne cyfrowe systemy telekomunikacyjne i elektroniczne urządzenia pomiarowe wymagaja zastosowania coraz szybszych przetworników analogowocyfrowych (AC). Zwiększanie częstotliwości próbkowania trudno pogodzić z jednoczesnym zachowaniem rozdzielczości przetworników i ograniczeniami na zużycie energii. Dobrym rozwiązaniem okazały się przetworniki pracujące z przeplotem, składające się z M równolegle połączonych identycznych przetworników próbkujących ten sam sygnał wejściowy w przesuniętych względem siebie równych chwilach czasu. Efektywna częstotliwość próbkowania wynosi wówczas Mf_S , gdzie f_S jest częstotliwością pracy pojedynczego przetwornika. Istotnym zagadnieniem w konstrukcji przetworników z przeplotem jest korekcja błędów wynikających z niedopasowania między równoległymi torami przetwarzania (kanałami). Są trzy podstawowe rodzaje błędów wynikające z różnych składowych stałych, nieidentycznego wzmocnienia i nierównomiernego przesunięcia czasu próbkowania między kanałami (timing skew lub clock skew). Błędy te powodują nakładanie się widm sygnałów z poszczególnych kanałów i znacząco pogarszają parametry przetwornika. Ostatni z wvmienionvch błedów. nazvwanv również niedopasowaniem czasowym (timing mismatch), jest najtrudniejszy do eliminacji i silnie zależy od częstotliwości sygnału wejściowego [1], [2]. Z tego względu w literaturze poświęca mu się najwięcej miejsca. W celu kompensacji wymienionych błędów stosuje się specjalne układy kalibracji. Mogą być one analogowe, cyfrowe [3] - [11] lub mieszane [12], [13], [14]. Pierwsze, wymagają obudowania przetwornika dodatkowymi układami analogowymi, przerywania normalnego cyklu pracy przetwornika i doprowadzenia sygnału testującego. Prowadzi to zwykle do pojawienia się dodatkowych zakłóceń, np. w postaci przesłuchu między sygnałem testującym i wejściowym. Układy całkowicie cyfrowe nie ingerują w pracę samych przetworników i kalibracja odbywa się "w tle" (background calibration). Zapewniają również poprawną korekcję przy warunków zewnetrznych, np. temperatury zmianie otoczenia. Ich wadą jest konieczność zebrania dużej liczby próbek zanim zostanie wyznaczona prawidłowa wartość korygujaca.

Układy kalibracji niedopasowania czasowego składają się typowo z dwóch podstawowych bloków – estymatora i korektora. Zadaniem estymatora jest wyznaczenie w każdym z *M* kanałów różnicy między rzeczywistym czasem

pobrania próbki i czasem oczekiwanym. Natomiast korektor ma zapewnić eliminację tych różnic tak, aby ciąg próbek pobranych cyklicznie z poszczególnych kanałów odpowiadał równomiernemu próbkowaniu sygnału wejściowego. W rozwiązaniach mieszanych najczęściej blok estymatora jest cyfrowy, a korektora analogowy, np. w postaci linii opóźniającej w torze taktowania przetworników. Ogólnie układy kalibracji mogą pracować ze sprzężeniem zwrotnym [5], [10], [15] lub bez sprzężenia [8], [11].

W niniejszej pracy zostanie przedstawiony estymator, który jest modyfikacją rozwiązania znanego z literatury [6]. Oryginalna metoda wymaga założenia, że suma czasów niedopasowania w poszczególnych kanałach jest równa zeru. Zaproponowany w pracy estymator nie posiada tego ograniczenia i jest nieznacznie mniej skomplikowany obliczeniowo. Jest to rozwiązanie całkowicie cyfrowe ze sprzężeniem zwrotnym (back-forward) i adaptacyjnym wyznaczaniem korekcji czasu pobierania próbki. W stosunku do oryginalnego rozwiązania wprowadzono również zmienny krok adaptacji.

Sformułowanie problemu

Sposób pobierania próbek przez układ M=4przetworników AC działających z przeplotem pokazuje rysunek 1. Każdy z przetworników pracuje z okresem T_S i pobiera próbkę w chwilach czasu t_m , t_m+T_S , t_m+2T_S , itd., gdzie m jest numerem przetwornika (ogólnie m=1,2,...,M). Po wykonaniu przeplotu, w sytuacji idealnej, odcinki czasu między kolejnymi chwilami t_1 , t_2 , t_3 , t_4 , t_1+T_S , t_2+T_S , itd. powinny być takie same i równe $T_S/4$. W praktyce pojawiają się jednak opóźnienia między sygnałami sterującymi pracą przetworników i próbki są pobrane w chwilach różniących się od wartości oczekiwanej o Δt_m (rys.1). W konsekwencji sygnał dyskretny obarczony jest błędem, gdyż zamiast:

(1)
$$x_m[k] = s(t_m + kT_s)$$

próbka będzie maiła wartość:

(2)
$$x_m[k] = s(t_m + \Delta t_m + kT_s)$$

gdzie: *k* – numer próbki przetwornika *m*. Zadaniem układu kalibracji jest skompensowanie tego błędu.

Ogólny schemat przyjętego układu kalibracji przedstawiono na rysunku 2. Założono, że wszystkie przetworniki mają zerową składową stałą, identyczne wzmocnienie i jedynym błędem jest niedopasowanie czasu

próbkowania. Przyjęto także przetwornik AC₁ jako kanał odniesienia, tzn. $\Delta t_1 = 0$.



Rys.1. Próbkowanie obarczone błędem niedopasowania (linie przerywane odpowiadają próbkowaniu idealnemu)



Rys.2. Ogólny schemat przyjętego układu kalibracji

Estymator

Estymator jest kluczowym elementem układu kalibracji, gdyż bez dobrze wyznaczonych czasów przesunięcia próbkowania nie jest możliwa prawidłowa korekcja. Wiele zaproponowanych w literaturze metod estymacji bazuje na wyznaczonej między próbek korelacji ciągami pochodzących z sąsiednich przetworników, [1], [3] - [5], [7], [8], [12]. Przy założeniu, że sygnał na wejściu przetworników jest stacjonarny, korelacja ta zależy od czasu przesunięcia, czyli od Δt_m . W metodzie z [6] pokazano, że Δt_m można również wyznaczyć obliczając odpowiednie różnice między próbkami dyskretnych sygnałów $x_m[k]$ i korzystając z operacji uśredniania. Pozwoliło to całkowicie wyeliminować mnożenia i znacznie uprościło algorytm. Zamieszczone w [6] rozumowanie poniżej powtórzone uwzględnieniem zostanie Ζ wprowadzonych modyfikacji.

Schemat zmodyfikowanego estymatora dla układu czterokanałowego (M=4) przedstawia rysunek 3. Składa się on z dwóch stopni różnicowych. W pierwszym stopniu odejmowane są od siebie próbki z wyjścia sąsiednich przetworników. Różnice te są w przybliżeniu równe iloczynowi pochodnej sygnału i czasu opóźnienia między tymi próbkami

(3)
$$\begin{cases} d_{1}[k] = y_{1}[k] - y_{4}[k-1] \approx (\frac{T_{s}}{4} + \Delta t_{1} - \Delta t_{4}) y_{4}'[k-1] \\ d_{2}[k] = y_{2}[k] - y_{1}[k] \approx (\frac{T_{s}}{4} + \Delta t_{2} - \Delta t_{1}) y_{1}'[k] \\ d_{3}[k] = y_{3}[k] - y_{2}[k] \approx (\frac{T_{s}}{4} + \Delta t_{3} - \Delta t_{2}) y_{2}'[k] \\ d_{4}[k] = y_{4}[k] - y_{3}[k] \approx (\frac{T_{s}}{4} + \Delta t_{4} - \Delta t_{3}) y_{3}'[k] \end{cases}$$



Rys.3. Schemat estymatora dla M=4

Następnie obliczane są średnie z modułów $d_m[k]$, czyli

(4)
$$\begin{cases} P_{1}[k] = E\left\{\left|d_{1}[k]\right|\right\} \approx \left(\frac{T_{s}}{4} + \Delta t_{1} - \Delta t_{4}\right) E\left\{\left|y_{4}'[k-1]\right|\right\} \\ P_{2}[k] = E\left\{\left|d_{2}[k]\right|\right\} \approx \left(\frac{T_{s}}{4} + \Delta t_{2} - \Delta t_{1}\right) E\left\{\left|y_{1}'[k]\right|\right\} \\ P_{3}[k] = E\left\{\left|d_{3}[k]\right|\right\} \approx \left(\frac{T_{s}}{4} + \Delta t_{3} - \Delta t_{2}\right) E\left\{\left|y_{2}'[k]\right|\right\} \\ P_{4}[k] = E\left\{\left|d_{4}[k]\right|\right\} \approx \left(\frac{T_{s}}{4} + \Delta t_{4} - \Delta t_{3}\right) E\left\{\left|y_{3}'[k]\right|\right\} \end{cases}$$

gdzie: $E\{\bullet\}$ oznacza operację uśredniania.

Jeśli sygnał *s*(*t*) jest stacjonarny, to wartość średnia sygnału oraz jego pochodnej są stałe. Wszystkie przetworniki próbkują ten sam sygnał, więc można napisać

(5)
$$E\left\{|y'_m[k]|\right\} = E\left\{|x'_m[k]|\right\} = E\left\{|s'(t)|\right\} = s$$

gdzie s jest stałą.

W drugim stopniu estymatora obliczane są różnice między średnimi $P_m[k]$

(6)
$$\begin{cases} D_1[k] = P_2[k] - P_3[k] = (2\Delta t_2 - \Delta t_1 - \Delta t_3)s \\ D_2[k] = P_3[k] - P_4[k] = (2\Delta t_3 - \Delta t_2 - \Delta t_4)s \\ D_3[k] = P_4[k] - P_1[k] = (2\Delta t_4 - \Delta t_3 - \Delta t_1)s \end{cases}$$

Jak widać różnice $D_m[k]$ są niezależne od okresu próbkowania $T_s/4$. Zamiast trzeciego równanie (6) można zapisać również $P_1[k]$ - $P_2[k]$, ale przeprowadzone eksperymenty pokazały, że taka modyfikacja jest korzystna.

Po podstawieniu $\Delta t_1=0$ i wprowadzeniu wektorów $\Delta t=[\Delta t_2, \Delta t_3 \Delta t_4]^T$ oraz $\mathbf{D}=[D_1, D_2, D_3]^T$ równania (6) wygodnie zapisać w postaci macierzowej

(7)
$$\Gamma \cdot \Delta t = \mathbf{D}$$

gdzie Γ jest macierzą kwadratową

(8)
$$\Gamma = \begin{bmatrix} 2 & -1 & 0 \\ -1 & 2 & -1 \\ 0 & -1 & 2 \end{bmatrix}$$

Z (7) została usunięta stała *s*, gdyż nie ma wpływu na wynik estymacji. Ostatecznie w trzech niezależnych równaniach jest 3 niewiadome, więc rozwiązanie ma postać

$$\Delta \mathbf{t} = \mathbf{\Gamma}^{-1} \cdot \mathbf{D}$$

Wartości Δt_m wyznaczone z (9) przed pojawieniem się na wyjściu estymatora podlegają jeszcze adaptacji wg zależności

(10)
$$\Delta \mathbf{t}[k+1] = \Delta \mathbf{t}[k] + \mu \Gamma^{-1} \mathbf{D}$$

gdzie μ jest krokiem adaptacji o wartości $0 < \mu \ll 1$. Propozycją niniejszej pracy jest wprowadzenie zmiennego kroku adaptacji. Ma on znaczenie głównie w początkowym okresie pracy urządzenia. Przyjęto, że μ jest ujemną potęgą dwójki i zmienia się w przedziale od 2⁻⁴ do 2⁻¹². Zastosowano prosty algorytm modyfikacji μ w zależności od numeru próbki *k*, aby znacząco nie zwiększać liczbę operacji arytmetycznych wykonywanych przez estymator. Mały krok adaptacji jest korzystny w stanie ustalonym, gdyż zmniejsza wahania wokół rozwiązania optymalnego, większy podczas dochodzenia do stanu ustalonego.

Opisany estymator jest bardzo prosty pod względem obliczeniowym. Odpowiednio dobierając krok adaptacji oraz liczbę uśrednień będzie wymagał tylko operacji dodawania i przesuwania w rejestrze. Powyższa uwaga dotyczy sytuacji, gdy liczba przetworników spełnia zależność $M=2^r$, gdzie r jest liczbą naturalną. Wówczas macierz odwrotna do Γ zawiera elementy, które są sumą składowych 2^{-r} , np. dla M=4 będzie

(11)
$$\Gamma^{-1} = \begin{bmatrix} 0.75 & 0.50 & 0.25 \\ 0.50 & 1.00 & 0.50 \\ 0.25 & 0.50 & 0.75 \end{bmatrix}$$

Budowę i działanie estymatora opisano dla M=4, ale liczba przetworników może być dowolna. Można podać algorytm wyznaczania macierzy Γ dla $M \ge 3$, który jest podobny do przedstawionego w [4]. Na początek należy utworzyć wektor [2, -1, 0,...0, -1]. Liczba zer uzupełnia długość wektora do M (dla M=3 zera nie występują). Wektor ten stanowi pierwszy wiersz macierzy, a następne otrzymuje się przesuwając wektor cyklicznie w prawo, aż do utworzenia macierzy $M \times M$. Γ powstaje z tej macierzy przez skreślenie ostatniego wiersza i ostatniej kolumny.

Przeprowadzone eksperymenty

Poprawność działania przedstawionego algorytmu estymacji czasów Δt_m sprawdzono symulacyjnie korzystając ze środowiska MATLAB. Badany układ składał się z 4 przetworników AC o rozdzielczości 12 bitów. Efekt kwantowania przetwornika uwzględniono przez dodanie szumu do sygnały wejściowego. W celu porównania z rozwiazaniem oryginalnym przyjęto odpowiednie przeliczone czasy niedopasowania. Nie można zadać dokładnie tych samych wartości, gdyż zaproponowany algorytm estymacji zakłada przetwornik pierwszy jako odniesienie, tzn. $\Delta t_1=0$. W [6] czasy niedopasowania zdefiniowane były jako część okresu próbkowania T układu 4 AC i wynosiły kolejno: [0,02; 0,025; -0,035; -0,01]T. Jeśli pierwszy przetwornik będzie odniesieniem, to takie samo zapewniaja następujące niedopasowanie wartości: $\Delta t_2 = 0.005T; \Delta t_3 = -0.055T; \Delta t_4 = -0.03T$ (w zaproponowanym algorytmie $T=T_{s}/4$). Widmo amplitudowe¹ na wyjściu badanego układu bez kalibracji pobudzonego sygnałem sinusoidalnym o amplitudzie 1 i częstotliwości $f_x=0,4452(4f_s)$ przedstawia rysunek 4. Parametry SFDR (Spurious-Free Dynamic Range) i SNDR (Signal to Noise and Distortion zniekształcenie Ratio) opisujące widma wynoszą odpowiednio 26,6 dB i 23,4 dB. Są one takie same jak podano w [6], co świadczy o prawidłowo przeliczonych czasach niedopasowania. Włączenie korekcji poprzedzonej estymacją czasów niedopasowania Δt_m zapewnia znaczącą redukcję zniekształceń (rys.5), a uzyskane parametry SFDR=101,2 dB i SNDR=74,1 dB są tylko nieznacznie lepsze od tych z [6]. W badaniach użyto idealnego korektora, gdyż ocenie podlegał tylko estymator.



Rys.4. Widmo amplitudowe na wyjściu badanego układu pobudzonego sinusoidą o $f_X=0,4452(4f_S)$ przed kalibracją



Rys.5. Widmo amplitudowe na wyjściu badanego układu pobudzonego sinusoidą o $f_X=0,4452(4f_S)$ po kalibracji

Następne badanie przeprowadzono dla sygnału wielotonowego składającego się z harmonicznych o częstotliwościach względnych: 0,05; 0,182; 0,2892, 0.386 i identycznych amplitudach. Widmo po kalibracji przedstawia rysunek 6. Największa, niepożądana składowa widma ma amplitudę 87 dB, przed kalibracja miała 27,9 dB.



Rys.6. Widmo amplitudowe na wyjściu badanego układu pobudzonego sygnałem wielotonowym po kalibracji

Zbadano również jak zmieniają się parametry SFDR i SNDR dla układu pobudzonego sygnałem sinusoidalnego o różnych częstotliwościach. Zmieniano częstotliwość $f_x/4f_s$ w zakresie od 0,02 do 0,46 z krokiem 0,04. Pod koniec pasma Nyquista skuteczność układu kalibracji maleje, więc dodano jeszcze dwie częstotliwości z mniejszym krokiem. Wyniki symulacji przedstawia rysunek 7. Uzyskano bardzo podobne wartości do tych z [6] z wyjątkiem częstotliwości 0,38, dla której SFDR jest wyraźnie mniejszy. Analiza tego zjawiska doprowadziła do następujących wniosków. Skuteczność układu estymacji zmniejsza się nie tylko dla częstotliwości bliskich $2f_s$, ale również dla wielokrotności częstotliwości Nyquista pojedynczego przetwornika, czyli

¹ Widma w artykule obliczono dla *N*=20000 próbek

dla 0,5fs, fs i 1,5fs. Wartości te odpowiadają częstotliwościom względnym 0,125; 0,25; 0,375 (w stosunku do $4f_s$). Na wykresie z rysunku 7 najbliżej tych krytycznych wartości znajduje się częstotliwość 0,38. Natomiast rysunek 8 pokazuje SFDR dla kilku częstotliwości w okolicy 0,5fs. Jak widać dla $f_X=0.5f_S$ estymator całkowicie błędnie wyznacza czasy niedopasowania do tego stopnia, że po kalibracji SFDR jest mniejszy niż przed kalibracją. Należy stwierdzić, że efekt zmniejszenia skuteczności kalibracji w okolicy 2fs jest opisany w literaturze łącznie z propozycjami jego ograniczenia [16], [17]. Według wiedzy autorów niniejszej publikacji nie ma doniesień o innych krytycznych częstotliwościach. Wszystko wskazuje, że opisane zachowanie układu kalibracji jest spowodowane własnością opisanego estymatora, przy czy należy zaznaczyć, że oryginalny estymator z [6] działa podobnie.



Rys.7. SNDR (Δ) i SFDR (o) w funkcji częstotliwości wejściowej przed kalibracją (linia przerywana) i po kalibracji (linia ciągła)



Rys.8. SFDR w funkcji częstotliwości wejściowej w okolicy $0.5 f_{\rm S}$ po kalibracji

Podsumowanie

W artykule przedstawiono cyfrowy estymator czasu próbkowania przeznaczony niedopasowania dla AC przetworników pracujących przeplotem. z Zaprezentowane rozwiązanie jest modyfikacją znanego z literatury estymatora, a wprowadzone zmiany eliminują ograniczenia orvoinalnei metody. Dzieki mnieiszei liczbie równań zapewnia on oszczędność obliczeniową. Działanie estymatora przebadano symulacyjnie w układzie kalibratora z idealnym korektorem, ale w praktyce odpowiednią korekcję może zapewnić układ opisany w [18].

Autorzy: dr hab. inż. Jacek Konopacki, prof. PŚ, Politechnika Śląska, Katedra Elektroniki, Elektrotechniki i Mikroelektroniki, ul. Akademicka 16, 44-100 Gliwice, E-mail: <u>jkonopacki@polsl.pl</u>; dr inż. Jan Machniewski, Politechnika Śląska, Katedra Elektroniki, Elektrotechniki i Mikroelektroniki, ul. Akademicka 16, 44-100 Gliwice, E-mail: <u>jan.machniewski@polsl.pl</u>.

LITERATURA

- El-Chammas M., Murmann B., General analysis on the impact of phase-skew in time-interleaved ADCs, *IEEE Trans. Circuits Syst. I, Reg. Papers*, 56 (2009), n.5, 902–910
- [2] Kurosawa N., Kobayashi H., Maruyama K., Sugawara H., Kobayashi K., Explicit analysis of channel mismatch effects in time-interleaved ADC systems, *IEEE Transactions on Circuits* and Systems *I:Regular Papers*, 48 (2001), n.3, 261–271
- [3] Abbaszadeh A., Esmaeil N. Aghdam E.N., Rosado-Munoz A., Digital background calibration algorithm and its FPGA implementationfor timing mismatch correction of timeinterleaved ADC, Analog Integrated Circuits and Signal Processing, 99 (2019), 299–310
- [4] Leuciuc A., Sampling time calibration method for multi-channel interleaved ADCs,Proc. IEEE Int. Symp. Circuits Syst. (ISCAS), May 2017, pp. 1-4
- [5] Salib A., Flanagan M.F., Cardiff B., A high- precision time skew estimation and correction technique for time- interleaved ADCs, *IEEE Transactions on Circuits and Systems I: Regular Papers*, 66 (2019), n.10, 3747-3760
- [6] Li X., Vogel Ch., Wu J. Two-stage Difference-based Estimation Method for Timing Skew in TI-ADCs, *IEEE International Symposium on Circuits and Systems (ISCAS)* (2021)
- [7] Li X., Wu J., Vogel Ch., A Background Correlation-Based Timing Skew Estimation Method for Time-Interleaved ADCs, *IEEE Access*, 9 (2021), 45730- 45739
- [8] Duc H.L., Nguyen D. M., Jabbour C., Desgreys P., Jamin O., Nguyen V.T., Fully digital feedforward background calibration of clock skews for sub-sampling TIADCs using the polyphase decomposition, *IEEE Trans. Circuits Syst. I, Reg. Papers*, 64, (2017). n.6, 1515–1528
- [9] Duc H.L., Dinh T.K.P., Hoang V.-P., Nguyen D.M., All-digital background calibration of gain and timing mismatches in timeinterleaved ADCs using adaptive noise canceller *Int. J. Electron. Commun.* (AEÜ), 114 (2020)
- [10] Jamal S., Fu D., Chang N.-J., Hurst P., Lewis S., A 10-b 120msample/s time-interleaved analog-to-digital converter with digital background calibration, *IEEE J. Solid-State Circuits*, 37, (2002) n.12, 1618–1627.
- [11] Khan S.R., Adnan Ahmed Hashmi A.A., Choi G., A Fully Digital Background Calibration Technique for M-Channel Time-Interleaved ADCs, *Circuits Syst Signal Process* 36 (2017), 3303–3319
- [12] Razavi B., Design considerations for interleaved ADCs, IEEE Journal of Solid-State Circuits, 48 (2013), n.8, 1806-1817
- [13] Fang J., Thirunakkarasu S., Yu X., Silva-Rivas F., Zhang C., Singor F., Abraham J., A 5-GS/s 10-b 76-mW time-interleaved SAR ADC in 28 nm CMOS, *IEEE Trans. Circuits Syst. I, Reg. Papers*, 64 (2017), n.7, 1673-1683
- [14] El-Chammas M., Murmann B., A 12-GS/s 81-mW 5-bit Time-Interleaved Flash ADC with Background Timing Skew calibration, *IEEE Journal of Solid State Circuits*, 46 (2011), n.4, 838-8471
- [15] Wei H.G., Zhang P., Sahoo B.D., Razavi B., A 8 bit 4 GS/s 120 mW CMOS ADC, *IEEE J. Solid-State Circuits* 49 (2014) 1751– 1760
- [16] Lu Z., Tang, H., Ren Z., Hua R., Zhuang H. Peng X., A Timing Mismatch Background Calibration Algorithm with Improved Accuracy, *IEEE Transactions on Very Large Scale Integration Systems*, 29, (2021), n.8, 1591-1595
- [17] Z. Lu, X. Peng, Z. Ren, H. Tang, B. Guo, A Timing Mismatch Background Calibration Technique with High-Precision Skew Estimation, *IEEE 14th International Conference on ASIC*, (2021)
- [18] Tertinek S., Vogel Ch., Reconstruction of nonuniformly sampled bandlimited signals using a differentiator-multiplier cascade, IEEE Transactions on Circuits and Systems I:Regular Papers, 55 (2008), n.8, 2273-2286